|
Предисловие | 9 |
Список принятых сокращений | 10 |
|
Глава 1. ОСНОВЫ ТЕОРИИ ПРОЕКТИРОВАНИЯ МИКРОЭЛЕКТРОННЫХ |
УСТРОЙСТВ НА ЦИФРОВЫХ МИКРОСХЕМАХ | 12 |
|
1.1. Основы алгебры логики | 12 |
1.1.1. Основные аксиомы и тождества алгебры логики | 16 |
1.1.2. Аналитическая форма представления булевых функций | 18 |
1.1.3. Упрощение (минимизация) булевых функций | 20 |
1.2. Основные положения и определения теории конечных автоматов | 29 |
|
Глава 2. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ | 32 |
|
2.1. Система параметров | 32 |
2.2. Интегральные элементы одноступенчатой логики | 37 |
2.2.1. Резистивно-транзисторные ИМС (RTL) | 38 |
2.2.2. Диодно-транзисторные ИМС (DTL | 40 |
2.2.3. Интегральные микросхемы с эмиттерными связями (ECL) | 41 |
2.2.4. Интегральные элементы инжекционной логики (И2Л) | 43 |
2.3. Интегральные элементы двухступенчатой логики | 47 |
2.3.1. Диодно-транзисторные ИМС (DTL-2) | 47 |
2.3.2. Транзисторно-транзисторные ИМС (TTL) | 47 |
2.3.3. Транзистор-транзисторно-транзисторные ИМС (T-TTL) | 49 |
2.4. Логические элементы на полевых транзисторах | 51 |
2.4.1. Логические элементы на одноканальных МДП-структурах | 55 |
2.4.2. Логические элементы на дополняющих МДП-транзисторах | 57 |
2.4.3. Логические элементы с нагрузочным КМДП-транзистором | 59 |
2.5. Логические элементы с вентильным и блокирующим |
КМДП-транзисторами | 59 |
2.6. Динамические элементы на МДП-транзисторах | 63 |
2.7. Схемы согласования логических элементов |
(преобразователи уровней) | 70 |
2.7.1. Преобразователи логических сигналов TTL, T-TTL-элементов |
в сигналы МДП-элементов | 71 |
2.7.2. Преобразователи логических сигналов TTL-элементов |
в сигналы ECL-элементов, сигналов ECL-элементов |
в сигналы TTL-элементов | 72 |
2.7.3. Преобразователи логических сигналов TTL-элементов |
в сигналы И2Л-элементов, сигналов И2Л-элементов |
в сигналы TTL-элементов | 73 |
2.7.4. Логические элементы с тремя состояниями | 75 |
2.8. Схемотехнические особенности логических элементов, реализуемых |
в составе БИС | 76 |
|
Глава 3. ТРИГГЕРНЫЕ УСТРОЙСТВА ЦИФРОВЫХ СИСТЕМ | 81 |
|
3.1. Классификация триггерных устройств | 81 |
3.2. Требования и параметры, характеризующие триггерные устройства | 86 |
3.3. Статические триггеры | 90 |
3.3.1. Триггеры с управлением записью вида L, ―L | 91 |
3.3.2. Триггеры с управлением записью вида [F] | 104 |
3.3.3. Триггеры, в которых приём и фиксация информации |
разнесены во времени | 114 |
3.4. Импульсно-статические триггеры | 130 |
3.4.1. Триггеры видов Fi, ―Fi | 130 |
3.5. Триггеры на МДП- и КМДП-элементах | 134 |
3.5.1. Статические триггеры | 134 |
3.5.2. Динамические триггеры | 137 |
3.6. Квазистатические триггеры | 138 |
3.7. Логические методы синтеза триггерных структур | 143 |
|
Глава 4. РЕГИСТРЫ | 150 |
|
4.1. Параллельные регистры | 150 |
4.1.1. Однофазные параллельные регистры двухтактного действия | 151 |
4.1.2. Однофазные параллельные регистры однотактного действия | 151 |
4.1.3. Парафазные параллельные регистры | 152 |
4.2. Сдвигающие (последовательные) регистры и их классификация | 153 |
4.3. Сдвигающие регистры многотактного действия | 154 |
4.4. Сдвигающие регистры однотактного действия | 157 |
4.4.1. Сдвигающие регистры на триггерах вида L―F | 157 |
4.4.2. Сдвигающие регистры на триггерах вида ―LF | 160 |
4.4.3. Сдвигающие регистры на триггерах вида F, Fi | 161 |
4.4.4. Сдвигающие регистры на многотактных триггерах | 162 |
4.5. «Протяжённые» сдвигающие регистры однотактного действия | 165 |
4.6. Однотактные ПСР на основе многотактных триггеров | 180 |
|
Глава 5. СЧЁТЧИКИ | 183 |
|
5.1. Классификация счётчиков | 183 |
5.2. Счётчики на основе триггерных устройств | 185 |
5.3. Счётчики с переносом | 190 |
5.3.1. Счётчики с последовательным (сквозным) переносом | 190 |
5.3.2. Счётчики с параллельным переносом | 193 |
5.3.3. Счётчик с параллельно-последовательным переносом | 194 |
5.3.4. Счётчики на триггерах F, Fi, L―F-типа | 195 |
5.3.5. Вычитающие счётчики | 199 |
5.3.6. Работа счётчика, фиксирующего информацию по фронту ―F, |
в режиме фиксации по фронту F | 200 |
5.4. Реверсивные счётчики | 201 |
5.5. Счётчики с произвольным коэффициентом счёта | 203 |
5.5.1. Счётчики с естественным порядком счёта | 204 |
5.5.1.1. Счётчики с Kсч ≠ 2n, использующие R-входы | 208 |
5.5.2. Счётчики с произвольным порядком счёта | 212 |
5.5.3. Счётчики с принудительным насчётом | 213 |
5.5.4. Счётчики с начальной установкой кода | 214 |
5.5.5. Адресные счётчики | 215 |
5.6. Логические методы синтеза счётчиков | 215 |
5.7. Безвентильные счётчики | 225 |
5.8. Сдвигающие счётчики | 228 |
5.8.1. Счётчики на кольцевых сдвигающих регистрах | 229 |
5.8.2. Счётчики с постоянно взвешенными кодами | 229 |
5.8.3. Счётчики на регистрах с перекрёстными связями | 230 |
5.8.4. Сдвигающие счётчики на совмещённых схемах | 232 |
5.8.5. Полиномиальные счётчики | 233 |
5.9. Счётчики, построенные по схеме регистр-сумматор | 234 |
5.10. Сдвигающие счётчики на основе специальных кольцевых схем | 234 |
|
Глава 6. СЧЁТЧИКИ НА ОСНОВЕ МНОГОСТАБИЛЬНЫХ |
ПЕРЕСЧЁТНЫХ СХЕМ | 235 |
|
6.1. Многостабильные схемы | 235 |
6.2. Многостабильные триггеры | 239 |
6.2.1. Однофазные многостабильные триггеры | 241 |
6.2.2. Многофазные многостабильные триггеры | 247 |
6.3. Многоустойчивые пересчётные схемы | 248 |
6.4. Многостабильные пересчётные схемы, построенные по способу M-S | 255 |
6.5. Многостабильные пересчётные схемы, построенные по способу MT |
и коммутирующих триггеров | 264 |
6.6. Многостабильные пересчётные схемы, построенные по способу MT |
и запоминающего регистра | 272 |
6.7. Многостабильные пересчётные схемы, построенные на полусчётных |
кольцах | 274 |
6.8. Реверсивные многостабильные пересчётные схемы | 278 |
6.9. Многоразрядные счётчики на многостабильных пересчётных схемах | 279 |
6.10. Реверсивные счётчики на многостабильных пересчётных схемах | 285 |
6.11. Синтез счётчиков без избыточных кодовых комбинаций на основе |
многостабильных пересчётных схем | 286 |
|
Глава 7. ДЕШИФРАТОРЫ, КОММУТАТОРЫ, ПРЕОБРАЗОВАТЕЛИ КОДА |
И СХЕМЫ СРАВНЕНИЯ | 291 |
|
7.1. Линейные дешифраторы | 292 |
7.2. Прямоугольные или матричные дешифраторы | 293 |
7.3. Пирамидальные дешифраторы | 296 |
7.4. Логические коммутаторы (мультиплексоры) | 301 |
7.5. Преобразователи (шифраторы) кода | 302 |
7.6. Устройства сравнения и контроля нечётности | 305 |
|
Глава 8. СУММАТОРЫ | 307 |
|
8.1. Одноразрядные сумматоры | 308 |
8.2. Последовательные сумматоры | 312 |
8.3. Параллельные сумматоры | 313 |
8.3.1. Параллельные сумматоры с последовательным переносом | 314 |
8.3.2. Сумматоры с параллельным переносом | 314 |
8.3.3. Сумматоры с групповым переносом | 317 |
8.4. Накапливающие сумматоры | 319 |
8.5. Двоично-десятичные сумматоры | 321 |
|
Глава 9. РАСПРЕДЕЛИТЕЛИ СИГНАЛОВ | 326 |
|
9.1. Параметры и классификация распределителей сигналов | 326 |
9.2. Распределители, построенные по схеме счётчик-дешифратор | 328 |
9.2.1. Распределители на регистрах с перекрёстными связями | 328 |
9.2.2. Распределители на двоичных счётчиках с дешифратором | 331 |
9.2.3. Распределители на многостабильных пересчётных схемах | 334 |
9.3. Бездешифраторные распределители сигналов | 335 |
9.3.1. Распределители на кольцевых схемах | 335 |
9.3.2. Бездешифраторные распределители сигналов на основе |
счётчика Джонсона | 340 |
9.3.3. Бездешифраторные распределители на основе многостабильных |
триггеров и пересчётных схем | 348 |
9.4. Сравнительная оценка экономичности различных вариантов |
распределителей сигналов | 351 |
|
Глава 10. ИМПУЛЬСНЫЕ УСТРОЙСТВА | 355 |
|
10.1. Устройства выделения одиночного импульса из серии | 355 |
10.2. Устройства выделения фронтов | 357 |
10.3. «Укорачивающие» цепи | 360 |
10.4. Устройства расширения импульсов | 362 |
10.5. Устройства увеличения крутизны фронтов | 363 |
10.6. Устройства задержки сигналов | 363 |
10.7. Устройства формирования одиночных импульсов при замыкании |
контактов | 365 |
10.8. Устройства обнуления при включении питания | 366 |
10.9. Устройство формирования пакета импульсов | 367 |
10.10. Одновибраторы | 368 |
10.11. Импульсные генераторы | 377 |
10.11.1. Общие сведения, показатели качества, схемы |
RC-, LC-генераторов | 377 |
10.11.2. Кварцевые генераторы | 390 |
10.11.3. Устройство контроля работы генератора | 394 |
10.12. Регулируемая линия задержки | 395 |
10.13. Деление на числа Nд= п + 0,5 | 397 |
10.14. Получение меандра при делении на числа 2n + 1 | 402 |
10.15. Формирование «привязанных» тактовых импульсов | 403 |
10.16. Приём цифровой информации | 407 |
10.17. Схема привязки синхроимпульсов к сигналам «Пуск» | 410 |
10.18. Выделение фронтов F, ―F цифровым методом | 411 |
10.19. Увеличение крутизны фронтов триггером Шмитта | 415 |
10.20. Схема обнуления на триггере Шмитта | 416 |
10.21. Расширение импульсов триггером Шмитта | 417 |
10.22. ШИМ для управления силовыми ключами преобразователя | 418 |
10.23. Каскады управления силовыми ключами преобразователя ВИП | 424 |
10.24. Восстановление длительности импульсов в последовательности |
передаваемых цифровых сигналов | 426 |
10.25. Удвоение частоты | 427 |
10.26. Переключение тактирующих импульсов, формируемых генератором | 429 |
|
Глава 11. ВТОРИЧНЫЕ ИСТОЧНИКИ ПИТАНИЯ | 430 |
|
11.1. Общие сведения, блок-схема ВИП | 430 |
11.2. Функциональное назначение узлов ВИП | 432 |
11.3. Работа блок-схемы ВИП | 432 |
11.4. Функциональные узлы ВИП, схемная реализация, описание | 434 |
11.5. Преобразователь напряжения | 440 |
11.6. Транзистор и особенности его работы в различных стадиях | 443 |
11.6.1. Транзистор в стадии «включён» | 443 |
11.6.2. Транзистор в стадии «выключен» | 448 |
11.6.2.1. Запирание транзистора подачей на базу |
отрицательного напряжения U6э < 0 | 449 |
11.6.2.2. Запирание транзистора отключением базового |
вывода (режим «плавающей», оборванной базы) | 450 |
11.6.2.3. Запирание транзистора соединением базы с эмиттером | 450 |
11.6.2.4. Запирание транзистора включением резистора между |
базой и эмиттером | 450 |
11.6.3. Транзистор в активном режиме | 451 |
11.6.4. Транзистор в переходном режиме «выключен-включён» | 459 |
11.6.5. Транзистор в переходном режиме «включён-выключен» | 464 |
11.6.6. Выбор транзистора | 467 |
11.7. Работа преобразователя | 467 |
11.8. Трансформатор | 471 |
11.8.1. Общие сведения, основные уравнения, эквивалентная схема | 471 |
11.8.2. Требования к трансформатору, процессы в магнитопроводе, |
потери в трансформаторе, переходные процессы, |
кпд трансформатора | 484 |
11.9. Расчёт трансформатора | 510 |
11.10. Сглаживающий фильтр | 537 |
11.10.1. Общие сведения | 537 |
11.10.2. Схемы фильтров | 540 |
11.10.3. Реактивное сопротивление, физический смысл | 541 |
11.10.4. Показатели качества | 547 |
11.10.5. Работа с сигналами напряжения прямоугольной формы | 551 |
11.10.6. Выбор элементов фильтра, выводы | 555 |
11.11. Схемы вторичных источников питания (ВИП) | 574 |
11.11.1. ВИП без обратной связи | 574 |
11.11.2. Регулировка ВИП | 582 |
11.11.3. Схемы ВИП с обратной связью | 583 |
11.11.4. Регулировка ВИП с обратной связью | 598 |
11.12. Сервисные схемы ВИП | 600 |
11.12.1. Защита ВИП от повышенного входного напряжения | 601 |
11.12.2. Защита ВИП от пониженного входного напряжения | 605 |
11.12.3. Защита потребителя от повышенного напряжения |
на выходе ВИП | 607 |
11.12.4. Ограничение тока включения | 608 |
11.12.5. Последовательность включения и выключения вторичных |
номиналов ВИП | 609 |
11.12.6. Защита ВИП от перегрузок по току и короткого замыкания | 610 |
11.12.7. Управление включением и отключением ВИП | 614 |
11.12.8. Защита ВИП при плавном (медленном) нарастании |
первичного напряжения | 616 |
11.13. Экономичный ВИП с дополнительными функциями | 618 |
11.14. Схемы управления ВИП без обратной связи | 624 |
11.15. ВИП с двойным управляющим воздействием на наклон пилы ШИМа | 635 |
|
Глава 12. ПЕРЕДАЧА И ПРИЁМ ИНФОРМАЦИИ ПО ПРОВОДНЫМ |
ЛИНИЯМ СВЯЗИ | 641 |
|
12.1. Блок-схема канала связи | 641 |
12.1.1. Линия связи | 641 |
12.2. Схемная реализация длинной линии на основе э.в.п. | 654 |
12.2.1. Защита линии связи от помех | 654 |
12.3. Кодирование информации | 665 |
12.3.1. Передача и приём информации в импульсном (типа F) |
униполярном коде | 666 |
12.3.2. Кодирование информации импульсами F и ―F | 671 |
12.4. Передача и приём информации в коде Манчестер-II фронтами F, ―F | 674 |
12.4.1. Приёмное устройство (декодер) | 677 |
12.5. Передача информации и синхрочастоты по одной ЛС способом |
раздельного кодирования нулей и единиц | 681 |
|
Глава 13. РАЗРАБОТКА СХЕМЫ ЦИФРОВОГО УСТРОЙСТВА |
И ВЫБОР ЭЛЕМЕНТНОЙ БАЗЫ | 688 |
|
13.1. Основные параметры элементной базы ИС | 688 |
13.2. Организация шин заземления и напряжения питания в цифровых |
устройствах | 698 |
13.3. Разработка электрической схемы цифрового устройства | 700 |
13.4. Выбор элементной базы | 703 |
|
СПИСОК ЛИТЕРАТУРЫ | 705 |